.jpg)
SCALABLE HARDWARE-BASED ACCELERATION SYSTEM AND METHOD FOR STORING AND RECOVERING INFORMATION
WO17085337
The present invention relates to a method and a system for hardware-based acceleration for storing and recovering information, which implements a cortical learning algorithm by means of a packet-switched network. The system comprises a coding module for providing an SDR input and sending multi-diffusion packets to certain columnar modules connected together by means of the packet-switched network. The columnar modules in turn comprise: a router; a plurality of memory modules configured to store the inputs received from the router and to store context information; and a calculation module that calculates the overlap of the inputs, selects the memory modules with the most overlap, determines a temporal context for the memory modules selected, and sends a prediction of the system output to a classifier module that selects a system output from a group of pre-established outputs, according to the prediction.
Sistema y método de aceleración por hardware para almacenar y recuperar información, que implementa un algoritmo de aprendizaje cortical a través de una red de conmutación de paquetes. El sistema comprende: un módulo codificador para proveer una entrada SDR y enviar paquetes multidifusión a ciertos módulos columnados conectados entre sí mediante la red de conmutación de paquetes; donde los módulos columnados comprenden a su vez: un encaminador, una pluralidad de módulos de memoria configurados para almacenar las entradas recibidas desde el encaminador y almacenar información de contexto; y un módulo de cálculo que calcula el solapamiento de las entradas, selecciona los módulos de memoria con mayor solapamiento, determina un contexto temporal para los módulos de memoria seleccionados y envía una predicción de salida del sistema a un módulo clasificador, el cual selecciona una salida del sistema entre un grupo de salidas preestablecidas, en función de dicha predicción.