.jpg)
LDPC AND INTERLEAVER ENCODER FOR DVB-S2.
ES2319590
Ldpc encoder and interleaver for dvb-s2. The proposed architecture defines a novel way of storing bits in memory, storing the systematic bits in the first rows sequentially and the parity data in the last "q" rows, stored so that consecutive values in memory are separate values. "q" value. This allows an encoding of the "ldpc" with less latency to be able to perform 360 xor operations in parallel, a faster accumulation of bits when accumulating the parity data by rows and the realization of an "interleaver" able to provide the output with a symbol in each clock cycle for all frame sizes and "rates" defined by the standard. This gives the system high throughput, reduced memory consumption, low latency and a moderate area with clock frequencies up to 55mhz with the xilinx technology used. (Machine-translation by Google Translate, not legally binding)
Codificador LDPC e Interleaver para DVB-S2. La arquitectura propuesta define una novedosa forma de almacenaje de bits en memoria, almacenando los bits sistemáticos en las primeras filas de forma secuencial y los datos de paridad en las últimas q filas, almacenados de forma que valores consecutivos en memoria sean valores separados un valor q. Esto permite una codificación del LDPC con menos latencia al poder realizar 360 operaciones XOR en paralelo, una acumulación de bits más rápida al acumular los datos de paridad por filas y la realización de un interleaver capaz de proporcionar a la salida un símbolo en cada ciclo de reloj para todos los tamaños de trama y rates definidas por el estándar. Esto confiere al sistema un elevado throughput, un consumo de memoria reducido, una baja latencia y un área moderado con frecuencias de reloj de hasta 55MHz con la tecnología Xilinx utilizada.